什麼是鎖存器#
wiki:
鎖存器（英語：latch），或稱閂鎖，是數字電路中異步時序邏輯電路系統中用來存儲信息的一種電子電路。一個鎖存器可以存儲一比特的信息，通常會有多個一起出現，有些會有特別的名稱，像是 “4 位鎖存器”（可以存儲四個比特）或 “8 位鎖存器”（可以存儲八個比特）等等。
鎖存器是一種數字電路，可存儲單個比特信息並保持其值，直到新的輸入信號更新為止。它們在數字系統中用作臨時存儲元件，用於存儲二進制信息。鎖存器可以使用各種數字邏輯門實現，例如 AND、OR、NOT、NAND 和 NOR 門。
鎖存器是利用信號電平（而不是信號轉換）進行操作的基本存儲元件。由時鐘轉換控制的鎖存器是 觸發器。鎖存器是電平敏感器件。異步時序電路的設計中，鎖存器非常有用。它們對輸入電壓敏感，而不依賴於時鐘脈衝。不使用時鐘脈衝的觸發器被稱為鎖存器。
為什麼鎖存器能存儲信息？#
反饋機制是鎖存器存儲信息能力的核心。它是鎖存器 "記憶" 當前狀態的方式。
在圖中，請注意 NAND 門（Q 和 Q̅，讀作 "Q bar"）的輸出是如何反饋到另一個門作為輸入的。這就形成了一個閉環（feedback loop）。如上圖：
當 S' = 0, R' = 1 時，SR 鎖存器置位，Q = 1, Q' = 0. 此時即使將 S' 切換為 S' = 1, 由於存在 bottom NAND 的反饋輸入，所以 top NAND 的輸出依然為 1，即 Q 依然為 1，Q' 依然為 0, 這就實現了在特定條件下（S 和 R 都為 0）將狀態鎖存。
這一循環可保持 "設置" 狀態。即使 "S" 輸入發生變化，只要 "R" 保持為 0，鎖存器就會保持其狀態。當鎖存器處於 "復位" 狀態（Q = 0，Q̅ = 1）時，同樣的原理也適用。反饋回路確保輸出保持穩定，並反映最後的有效輸入。
所以，鎖存器存儲信號的關鍵機制是反饋：
- 鎖存器的輸出通過反饋路徑連接回輸入，這使得即使輸入信號斷開，輸出狀態也能被保持。
鎖存器類型#
在數字電子技術中，有不同類型的鎖存器：
- SR 鎖存器
- Gated SR 鎖存器
- D 鎖存器
- Gated D 鎖存器
- JK 鎖存器
- T 鎖存器
SR 鎖存器#
wiki:
最簡單的鎖存器是 “SR 鎖存器”，(又有稱為 “RS 鎖存器”)，其中 “S” 表示 “設置”（Set），“R” 表示 “重置”（Reset）。這種鎖存器是由一對相互交錯的NAND邏輯門組成。存儲的比特是在輸出的地方用 Q 表示。
S-R 鎖存器（即設置 - 復位鎖存器）是最簡單的鎖存器形式，通過兩個輸入來實現：S（設置）和 R（復位）。當 S 和 R 輸入均為 1 時，鎖存器處於未定義狀態。它們也被稱為預置和清除狀態。SR 鎖存器是所有其他類型觸發器的基本組成部分。
SR 鎖存器真值表：
使用 NAND 實現的 SR 鎖存器：
D 鎖存器#
D 型鎖存器也稱為透明鎖存器，使用兩個輸入端實現：D (數據) 和一個時鐘信號。只要時鐘信號為高電平，鎖存器的輸出就會跟隨 D 端的輸入。當時鐘信號為低電平時，鎖存器的輸出被存儲並保持到下一個時鐘上升沿。
鎖存器優缺點#
優點#
一些鎖存器的優點如下。
- 易於實現： 鎖存器是簡單的數字電路，可以使用基本 digital logic 邏輯門輕鬆實現。
- 低功耗： 與其他順序 circuits 如觸發器相比，鎖存器的功耗較低。
- 高速： 鎖存器可以在高速下運行，適合用於高速數字系統。
- 低成本： 鎖存器的製造成本低，並且可以用於低成本數字系統。
- 多功能性： 鎖存器可用於各種應用，如數據存儲、控制電路和觸發器電路。
缺點#
一些鎖存器的缺點如下。
- 無時鐘： 鎖存器沒有時鐘信號來同步其操作，這使得它們的行為不可預測。
- 不穩定狀態： 當兩個輸入均為 1 時，鎖存器有時會進入不穩定狀態。這可能導致數字系統中的意外行為。
- 複雜的時序： 鎖存器的時序可能很複雜且難以指定，使其不太適合實時控制應用。